DERWENT-ACC-NO:

1995-218923

DERWENT-WEEK:

199529

COPYRIGHT 2004 DERWENT INFORMATION LTD

TITLE:

Semiconductor IC device e.g. super aligned bipolar structure - incorporates second contact hole directly above first contact hole through aluminium wiring exact

alignment

PATENT-ASSIGNEE: SONY CORP[SONY]

PRIORITY-DATA: 1993JP-0292745 (October 28, 1993)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

006

PAGES MAIN-IPC

JP 07130759 A

May 19, 1995

N/A

H01L 021/331

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 07130759A

N/A

1993JP-0292745

October 28, 1993

INT-CL (IPC): H01L021/28, H01L021/331, H01L029/73

ABSTRACTED-PUB-NO: JP 07130759A

BASIC-ABSTRACT:

The semiconductor IC device has a multilayer structure. The wiring layer allows emitter current to flow in two layers. Further the upper layer of the **metal wiring** is made sufficiently thick to allow multiple emitter currents. The contact hole (32) is formed partly on the upper portion of the **emitter contact**.

A plug (33) is formed inside the contact hole, filling up the entire hole and pluging it. The plug is connected to aluminium wiring (34) of the second layer, which has film thickness of 1 micrometer. The film thickness of the first aluminium wiring layer (30) is 0.5 micrometer. The above referred contact hole is directly above the first contact hole (29).

ADVANTAGE - Increases current density in second wiring layer. Enables higher emitter current to be obtained. Increases speed of operation.

CHOSEN-DRAWING: Dwg.1/6

TITLE-TERMS: SEMICONDUCTOR IC DEVICE SUPER ALIGN BIPOLAR STRUCTURE INCORPORATE

SECOND CONTACT HOLE ABOVE FIRST CONTACT HOLE THROUGH ALUMINIUM

WIRE

EXACT ALIGN

DERWENT-CLASS: U11 U12

EPI-CODES: U11-C05E3; U11-C05F2; U12-D01A;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1995-171695

12/28/04, EAST Version: 2.0.1.4

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-130759

(43)公開日 平成7年(1995)5月19日


(51) Int.Cl.* H 0 1 L 21/331 29/73 21/28	31	庁内整理番号: 7376-4M	ΡΙ		技術表示箇所
			H01L	29/ 72	
			審査請求	未請求 請求項の数10]	FD (全 6 頁)
(21)出願番号	特顏平5-292745		(71)出顧人	000002185 ソニー株式会社	
(22) 出顧日	平成5年(1993)10月28日			東京都品川区北島川6丁	目7番35号
			(72)発明者	- Andrews in telephone in the last on the	目7番35号ソニー
			(72)発明者	吉原 郁夫 東京都品川区北品川6丁 株式会社内	目7番35号ソニー
			(74)代理人	弁理士 田辺 恵基	

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】本発明は、従来に比して一段と高速に動作する 半導体集積回路装置を実現する。

【構成】エミツタ電流を流す配線層を2層とし、膜厚を厚く形成することができる上層の金属配線へ多くのエミツタ電流を流す。これにより第1層目の金属配線の許容電流密度を低くすることができ、線幅を従来に比して狭くすることができる。この結果、バイボーラトランジスタの平面的なレイアウトを最小にしつつエミツタ電流を大きく設定することができる。これにより高速動作する半導体集積回路装置を実現することができる。



1

【特許請求の範囲】

【請求項1】バイポーラトランジスタのエミツタと第1 層目の金属配線とを接続する第1のコンタクトホールの 直上に、上記第1層目の金属配線と第2層目の金属配線 とを接続する第2のコンタクトホールを具えることを特 位とする半導体集積回路装置。

【請求項2】上記バイボーラトランジスタのエミツタは 拡散層からなることを特徴とする請求項1に記載の半導 体集稽回路装置。

【請求項3】上記第1層目の金属配線と上記拡散層との 10 接続にタングステンプラグを用いることを特徴とする請求項2に記載の半導体集積回路装置。

【請求項4】上記第1層目の金属配線と上記拡散層との 接続にポリシリコンプラグを用いることを特徴とする請 求項2に記載の半導体集積回路装置。

【請求項5】上記バイポーラトランジスタのエミツタは ポリシリコン及びポリシリコンと電気的に接触している 拡散層からなることを特徴とする請求項1に記載の半導 体集積回路装置。

【請求項6】上記第1層目の金属配線と上記ポリシリコ 20 ンとの接続にタングステンプラグを用いることを特徴と する請求項5に記載の半導体集積回路装置。

【請求項7】上記第1層目の金属配線と上記ポリシリコンとの接続にポリシリコンプラグを用いることを特徴とする請求項5に記載の半導体集積回路装置。

【請求項8】上記バイボーラトランジスタのエミツタは ボリサイド及び下層ボリシリコンと電気的に接触してい る拡散層からなることを特徴とする請求項1に記載の半 導体集積回路装置。

【請求項9】上記第1層目の金属配線と上記ポリサイド 30 つた。 との接続にタングステンプラグを用いることを特徴とす 【00 る請求項8に記載の半導体集積回路装置。 ライン

【請求項10】上記第1層目の金属配線と上記ポリサイドとの接続にポリシリコンプラグを用いることを特徴とする請求項8に記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術(図3及び図4)

発明が解決しようとする課題(図5及び図6)

課題を解決するための手段(図1及び図2)

作用

実施例(図1及び図2)

発明の効果

[0002]

【産業上の利用分野】本発明は半導体集積回路装置に関し、特にバイポーラトランジスタの高集積化が要求される半導体集積回路装置に適用して好適なものである。

[0003]

2

【従来の技術】近年、大規模集積回路(LSI)の高集 積化と共にデバイスの高速化が積極的に進められてい る。特に、バイボーラ集積回路やバイボーラCMOS集 積回路では一層の高速性を実現するためデバイスや回路 に様々な工夫がなされてきた。これら集積回路で重要な 基本素子となるのがnpnトランジスタである。このn pnトランジスタの構造としてはポリシリコンエミツタ を用いたプレーナ型のトランジスタが近年まで主流であ つた。

【0004】図3にこの構造を有するバイボーラトランジスタ1Aを示す。2はシリコン基板を示し、その表面にコレクタ埋込層3とエピタキシヤル層4とが順に形成されている。エピタキシヤル層4の表面には素子間分離用の酸化膜5が選択的に形成されており、これら酸化膜5が形成されていない領域が素子形成領域となる。この一部に表面からコレクタ埋込層3に達するコレクタ引出用の拡散層6が形成される。また残る領域の表面部分に真性ベース7及びグラフトベース8となる拡散層が形成され、このうち真性ベース7の領域中にエミツタ9が形成される。そして各拡散領域の全面を覆う絶縁膜10に設けられたコンタクト孔からコレクタ電極11、ベース電極12及びエミツタ電極13が引き出される。

【0005】この構造は図から分かるように単純であるが、自己整合(セルフアライメント)技術を用いて加工できないためデバイスサイズの専有面積が大きくなる欠点がある。特にベースとコレクタとの接合面積S1が複数のマスクのアライメント精度及び各層の寸法精度で決まるためベースコレクタ間容量Cncを低減することができず、素子の動作速度を高速化できないという問題があった。

【0006】そこで最近では2層ポリシリコンセルフアライン型 (T.Sakai and M.Suzuki, "Super Self-Aligned Bipolar Technology," Symp. VLSI Technol., Dig. Tech. Pap., 16(1983))のトランジスタが主流になってきている。このトランジスタの構造を図3との対応部分に同一符号を付して示す図4に示す。

【0007】この構造の利点は、ベースとメタル配線とのコンタクト部分を図のようにベースポリシリコン14によつてベースコレクタ接合部の外側に配置することができる点である。このようにするとベースとコレクタとの接合部分をメタル配線のピツチに左右されずに形成できるため、接合面積S2をかなり小さくすることができる。またエミツタとベース間の距離もサイドウオールスペーサの幅で決定することができるため寄生容量が小さくかつ運断周波数f1の高いバイボーラトランジスタが実現できる。

[0008]

【発明が解決しようとする課題】ところでこのトランジスタ構造を採用することによつてデバイスサイズを最小50 にできるのはエミツタ電極をベースとコレクタとの間に

配置する場合であり、次のような場合には構造上の利点を有効に発揮することができなかつた。これはバイボーラトランジスタを高性能化するため電流駆動能力を向上させる必要がある場合である。

【0009】この場合、エミツタ電流が増大することになるため対エレクトロマイグレーション(Electromigration)耐性を向上させる必要が生じる。対エレクトロマイグレーション耐性を向上させるにはメタル配線幅を広くとるがある。従つてベースとコレクタとの接合面積S2は小さくすることができてもデバイスサイズ自体は大10きくせざるを得なかつた。例えば図5に示すバイボーラ*MTF=A・J⁻ⁿ・exp(ΔE/kT)

で表すことができる(安食 恒雄編:「半導体デバイスの信頼性技術」、日科技連、1988)。ここでAは定数、 Jは電流密度、nは定数(2~3)をそれぞれ表し、またkはボルツマン定数、Tは配線の絶対温度、ΔΕは活性化エネルギー(0.5~0.8 [eV])を表す。

【0011】この寿命の一例を図6に示す (P.B.Gate:" Electromigration-induced failures in VLSI interconnects," Solid State Tech., (3)4475,1980)。例えば n 20の値を 2、また活性化エネルギームEの値を0.55〔e V〕と仮定すると、配線温度が175〔℃〕となるバイポーラトランジスタの平均故障寿命として15年を保証するためには、使用材料により多少の差異はあるが許容電流密度を1×105〔A/cm²〕以下しなければならない

【0013】本発明は以上の点を考慮してなされたもので、従来に比して平面サイズが小さくかつエミツタ電流として大電流を流すことができるバイボーラトランジスタを含む半導体集積回路装置を提案しようとするものである。

[0014]

【課題を解決するための手段】かかる課題を解決するため本発明においては、バイボーラトランジスタのエミツタ9と第1層目の金属配線30とを接続する第1のコンタクトホール27の直上に、第1層目の金属配線30と第2層目の金属配線34とを接続する第2のコンタクトホール32を設けるようにする。

[0015]

【作用】バイボーラトランジスタのエミツタ9に流れる ミツタ電流を第1層目の金属配線30から第2層目の金 属配線34へ流す。ここで第2層目の金属配線34の許※50

*トランジスタの場合、接合部の長さは 1.3 (µm) であるのに対し、エミツタ電極1 2の幅としては 4.0 (µm) 必要となり、その分デバイスサイズを大きく形成しなければならない。

4

【0010】これは高速デバイスでは素子自体の発熱量も大きく、配線温度が上昇するにつれて平均故障時間が短くなるためである。対エレクトロマイグレーションの影響による配線の平均故障寿命(MTF:mean time to faliure)は、次式

10 【数1】

..... (1)

※容電流密度は第1層目の許容電流密度に比して大きくできるため、平面的にみた実効的なメタル配線の許容電流密度は第1層目の金属配線30を用いる場合に比して大きくとることができる。この結果、バイボーラトランジスタの平面的なレイアウトを最小にしつつエミツタに高電流を流すことができ、高速なバイボーラトランジスタを実現することができる。

20 [0016]

【実施例】以下図面について、本発明の一実施例を詳述 する。

【0017】図4との対応部分に同一符号を付して示す 図1において、21は全体としてバイボーラトランジス タを示している。このバイボーラトランジスタ21はエ ミツタコンタクトの直上に設けられるアルミニウム配線 層を2層とすることを特徴とする。そしてエミツタ電流 を1層目のアルミニウム配線層から2層目のアルミニウム配線層へと流すことにより実質的な許容電流密度を向 トコサスムのである

【0018】以下このバイボーラトランジスタ21の断 面構造及び平面配置を図1及び図2を用いて説明する。 因に図1は図2に示すA-Aに沿つた断面図である。p 型シリコン基板2にはサブコレクタとなるn・埋め込み 層3が形成され、その上にn型のエピタキシヤルシリコ ン層4が形成されている。ここで5は素子分離用酸化膜 であり、6はn+型のコレクタ電極引き出し層である。 【0019】これら素子分離用酸化膜5によつて囲まれ た素子形成領域に真性ベース7、グラフトベース8が形 40 成される。このうちグラフトベース8はベース引き出し 電極14を形成するポリシリコンから拡散される p型不 純物によって形成される。また真性ベース7中にはエミ ツタ9が形成される。このエミツタ9はエミツタポリシ リコン22からn型不純物を拡散することによつて形成 される.エミツタポリシリコン22とエミツタ9との接 触部分がエミッタコンタクト23である。 またベース引 き出し電極であるベースポリシリコン14とエミツタコ ンタクト23との間はスペーサ24によつて電気的に分 離されている。

【0020】このバイボーラトランジスタ21の表面は

絶縁膜25によつて覆われており、各電極取り出し用の コンタクトホール26、27、28が開口されている。 各コンタクトホール26、27、28にはタングステン でなるプラグ29が埋め込まれている。このプラグ29 は 0.5 (µm) の膜厚を有する 1層目のアルミニウム配 線30に接続されている。この実施例ではこの配線層の 上にさらに層間絶縁膜31が形成され、エミツタコンタ クトの直上部分にコンタクトホール32が形成されてい る。このコンタクトホール32にはタングステンでなる プラグ33が埋め込まれており、1 [μm]の膜厚を有 10 用し得る。 する2層目のアルミニウム配線34に接続されている。 【0021】このプラグ33を介すことによりエミツタ 電流が1層目のアルミニウム配線30から2層目のアル ミニウム配線34へ流すことができる。この実施例の場 合、2層目のアルミニウム配線34の膜厚(1 (μ m])は1層目のアルミニウム配線30の膜厚(0.5 [µm]) に対して2倍であるため平面的にみた配線の 許容電流密度は2倍に上げることができる。

【0022】従つて、1層目のアルミニウム配線30の 配線幅は 1.1 (μm) あれば良く、従来の配線幅 (4.0 20 [µm])に比して一段と縮小することができる。この ように1層目のアルミニウム配線30の許容電流密度は 2層目のアルミニウム配線34の存在によつて小さくて 済むため、その線幅は自由に設定することができる。こ れにより配線ピツチ (線幅+間隔) の制約を少なくで き、レイアウトの自由度を一段と上げることができる。 【0023】またベースとコレクタの各引き出しは1層 目のアルミニウム配線30であるのに対し、エミツタ引 き出しは2層目のアルミニウム配線34となるためエミ ツタ配線とベース配線間の容量及びエミツタ配線とコレ 30 クタ配線間の容量も低減できる.

【0024】以上の構成によれば、エミツタ電流が流れ る配線層を2層としたことにより下層配線の電流許容密 度を低減することができ、1層目のアルミニウム配線3 0の線幅を配線ピツチの制約を受けることなく狭く設定 することができる。これによりエミツタ電流を多く流し ながらデバイスサイズを小さくすることができ、高性能 のバイポーラトランジスタを容易に実現することができ る。

【0025】なお上述の実施例においては、ベースポリ シリコン14をポリシリコンとする場合について述べた が、本発明はこれに限らず、ポリサイドのような下地が ポリシリコンでなる積層配線を用いても良い。

【0026】また上述の実施例においては、アラグ29 及び33をタングステンとする場合について述べたが、 本発明はこれに限らず、ポリシリコン等、他の導電性材 料でも良い。

【0027】さらに上述の実施例においては、配線材料

6

としてアルミニウムを用いる場合について述べたが、本 発明はこれに限らず、他の金属を用いても良い。

【0028】また上述の実施例においては、エミツタを ポリシリコンエミツタと拡散層によつて形成する場合に ついて述べたが、本発明はこれに限らず、拡散層だけで 形成される場合にも適用し得、また高融点金属、下層ボ リシリコン及び拡散層の3層によつて形成される場合に も適用し得る。同様にエミツタをポリサイド、下層ポリ シリコン及び拡散層の3層によつて形成する場合にも適

【0029】さらに上述の実施例においては、配線層を 2層とする場合について述べたが、本発明はこれに限ら ず、3層以上の場合にも広く適用し得る。

[0030]

【発明の効果】上述のように本発明によれば、エミツタ 電流を流す配線層を2層とし、許容電流密度を高くする ことができる第2層目の金属配線へ多くのエミツタ電流 を流すようにしたことにより、第1層目の金属配線の線 幅を従来に比して狭くすることができる。この結果、バ イポーラトランジスタの平面的なレイアウトを最小にし つつエミツタ電流を大きく設定することができる。これ により高速動作する半導体集積回路装置を容易に実現す ることができる。

【図面の簡単な説明】

【図1】本発明による半導体集積回路装置に含まれるバ イポーラトランジスタの断面構造を示す略線図である。

【図2】各電極の配置を示す平面図である。

【図3】 アレーナ型トランジスタの説明に供する断面図 である。


【図4】セルフアライメント型トランジスタの説明に供 する断面図である。

【図5】 従来用いられているバイポーラトランジスタの デバイスサイズの説明に供する断面図である。

【図6】エレクトロマイグレーション特性を示す特性曲 線図である。

【符号の説明】


1A、2A、21·····バイポーラトランジスタ、2····· シリコン基板、3……コレクタ埋込層、4……エピタキ シヤル層、5……酸化膜、6……拡散層、7……真性べ ース、8……グラフトベース、9……エミツタ、10、 25……絶縁膜、11……コレクタ電極、12……ベー ス電極、13……エミツタ電極、14……ベースポリシ リコン、22……エミツタポリシリコン、23……エミ ツタコンタクト、24……スペーサ、26、27、2 8、32……コンタクトホール、29、33……プラ グ、30、34……アルミニウム配線、31……層間絶 縁膜。



<u>1B</u> パイポーラトランタスタ

胃 5 花来プロセスでの形成したパイポーラトランジスタの構造

【図6】



四 6 エレタトロマイグレーション寿命

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the abbreviation diagram showing the cross-section structure of the bipolar transistor contained in the semiconductor integrated circuit equipment by this invention.

[Drawing 2] It is the top view showing arrangement of each electrode.

[Drawing 3] It is the sectional view with which explanation of a planar transistor is presented.

[Drawing 4] It is the sectional view with which explanation of a self-alignment mold transistor is presented.

[Drawing 5] It is the sectional view with which explanation of the device size of the bipolar transistor used conventionally is presented.

[Drawing 6] It is the characteristic curve sheet showing an electromigration property.

[Description of Notations]

1A, 2A, 21 A bipolar transistor, 2 .. Silicon substrate, 3 [.. Diffusion layer,] A collector buried layer, 4 .. An epitaxial layer, 5 .. An oxide film, 6 7 [.. Insulator layer,] The intrinsic base, 8 .. A graft base, 9 .. 10 An emitter, 25 11 A collector electrode, 12 .. A base electrode, 13 .. Emitter electrode, 14 [.. A spacer, 26 27, 28, 32 / .. 29 A contact hole, 33 / .. 30 A plug, 34 / .. Aluminum wiring, 31 / .. Interlayer insulation film.] Base polish recon, 22 .. Emitter polish recon, 23 .. Emitter contact, 24

[Translation done.]